-高密度システム-におけるパッケージ技術と信頼性に関する研究の進捗状況
伝言を残す
民生分野における無線通信技術やその他の技術の普及促進に伴い、電子部品の性能は大幅に向上しています。同時に、電子システムの統合が進むにつれて、デバイスは小型化、軽量化、高精度、多機能化を目指して発展しています。これらのデバイスの使用環境は、設計機能の拡張に伴いますます要求が厳しくなっているため、意図した機能を達成するには、高度なパッケージ構造と材料の設計と使用の信頼性を探ることが重要です。このペーパーでは、無線通信システムで一般的に使用されているパッケージング技術とその関連開発の歴史をリストし、高密度パッケージングの特性と潜在的な信頼性の問題を解明し、既存のソリューションを簡単に紹介します。-
1 はじめに
集積回路産業の精力的な発展に伴い、デバイスの小型化と高密度パッケージの統合により、集積回路-ベースのマイクロシステム デバイスのサイズは継続的に縮小してきました。-システムは、個別コンポーネントで構成される機能論理回路から、プリント回路基板に統合された単一コンポーネントで構成されるマイクロシステムに徐々に移行しています。無線通信マイクロシステムは、実験、テスト、実際の生産を通じて検証を続けることで、情報の受信と送信の実際のシナリオでの幅広い応用の可能性を秘めています。従来のボード-レベルのシステムはサイズが大きく重量が重いのに比べ、電子機器の小型化傾向により、低コスト、柔軟な適用範囲、高い信頼性を備えた統合通信マイクロシステム（MS/MS）によるボード{6}}システムの置き換えが徐々に進み、MS/MSは現在の主流の情報対話方式の1つとなっています。
電子通信と 5G 技術の発展により、送信電力、受信感度、帯域幅、チャネルの一貫性など、無線通信システムのさまざまな技術指標が向上しました。これにより、通信技術はミリ波、テラヘルツ、ブロードバンド、超広帯域、高電力伝送、高感度へと推進され、同時にモノリシック マイクロ波集積回路 (MMIC)、低温焼成セラミック (LTCC) システム、システム イン パッケージ (SiP) システム、システムオンチップ (SoC) システム--。チップ オン チップ（SoC）やその他の同様のプロセスなどのテクノロジーの出現と、3D ヘテロジニアス統合やマイクロ / ナノ プロセスなどのテクノロジーの応用と開発が、無線通信マイクロシステムの開発につながりました。正確な情報の送受信の中核ユニットとして、また電子機器やシステムの小型化、集積化、高密度化に伴い、高性能、高信頼性の統合マイクロシステムが現在、無線通信システムの開発の主流となっています。-小型トランシーバ モジュールにより、デバイスは高効率、低位相ノイズ、高出力を同時に実現できます。しかし、プロセスの寸法が縮小するにつれて、マイクロシステムの全体的な設計および製造コストが急増します。したがって、業界はチップ オン チップ (SoC) テクノロジーの使用を提案しています。高密度統合のためのデジタル システムを構築する方法により、低コスト、高集積、高信頼性を特徴とする構造が得られます。-
要約すると、技術が進歩するにつれて、マイクロシステム デバイスの集積密度は増加し続けており、その結果、単位面積あたりの発熱量が継続的に増加しています。高密度、高出力のデバイスは、使用中の高温動作という課題に直面しています。-したがって、高温負荷下でのはんだ接合の信頼性と材料の放熱能力は、デバイスの信頼性の高い動作にとって重要な要素です。-これら 2 つの影響要因の性能を向上させるには、はんだ接合構造の変更または界面材料の変更が有効な手段です。本稿では、これら 2 つのアプローチの最適化手法を簡単に紹介します。
2. 包装の種類
マイクロシステムデバイスの統合には、デバイス機能を実現するためのパッケージング技術の使用が必要です。優れたパッケージ構造は、適切な機械的サポート、相互接続された電気信号、効率的な放熱システム、およびデバイスのより広いサービス範囲を提供できます。現在、SiP、SoC、チップレットなど、多くの高度なパッケージング構造が利用可能です。 SiP (System-on-Package) テクノロジーは、高密度マルチチップ モジュール (MCM) テクノロジーを使用したシステム統合方法です。-このテクノロジーには、組み込みコンピュータ システム設計、超大規模集積回路、システム統合設計、システム パッケージング、MCM などが含まれます。-比較的完全なシステム機能を備えた標準化された論理回路機能を 1 つのパッケージ内で実現します。この方法は、さまざまな機能環境に合わせてデバイス構造を簡素化し、デバイスの信頼性を高め、サイズとコストを削減し、使いやすさと柔軟性を維持しながら、個別のデバイスよりも優れたパフォーマンスを提供します。
SiP 技術は、ジョージア工科大学の Rao Tummala 教授によって最初に提案され、単一のパッケージ システム内にさまざまな IC チップやデバイスを平面的に組み立てます。これにより、パッケージの密度と効率が大幅に向上します。このパッケージング方法に基づいて、統合ファンアウト (InFO)、組み込みマルチダイ相互接続ブリッジ (EMB)、チップ オン ウェーハ オンなどの派生製品が存在します。基板や CoWoS など、さまざまな平面システム イン パッケージ (SoC) ソリューションが存在します。--
集積回路の小型化とパッケージング技術の発展により、SoC は 2.5D、さらには 3D に向けて徐々に進化し、小型化と高性能化を実現しています。パッケージング構造が発展するにつれて、はんだ接合部のサイズも小さくなり、相互接続技術の革新が継続的に推進されています。
SoC は、System{0}}on-a-Chip の略です。 SoC はシステムを全体として扱い、コンピューター システムの設計ロジックを模倣し、複数の機能モジュールをマイクロシステムに小型化し、それらを 1 つのパッケージに統合します。これはサブシステムの集合で構成されています。コンピューターの中央処理装置と同様に、SoC には複数の小さなモジュールが含まれています。 SoC のハードウェア コンポーネントには主に、コア、メモリ、ペリフェラル インターフェイス (高速ペリフェラルと低速ペリフェラル)、バス、割り込みモジュール、クロック モジュールが含まれます。図 2 は、一般的な SoC 統合システムにおける論理回路の分布を示しています。計算を担当する CPU が全体の 1/4 未満を占めている一方、特定の論理機能を実現するために、より豊富な機能モジュールがチップ上に統合されていることがわかります。マルチチップ統合と比較して、チップ統合テクノロジーはシステム全体のより高い統合レベルを提供し、小型化と軽量設計の需要をより適切に満たします。さらに、システム モジュール全体の統合レベルが高くなることで、設計コストの削減につながります。 GaAs や GaN などの第 3 世代半導体の段階的な適用により、デバイスの動作温度、電力密度、低電力性能はすべてさまざまな程度に向上しました。-
チップレットは、異種統合 (H) のサブセットと考えることができます。ヘテロジニアス統合では、特定のプロセスを使用してさまざまな種類の半導体を単一のユニットに統合し、費用対効果と小型サイズのバランスを実現します。-複数の材料を統合することで、設計の柔軟性が向上し、システムのパフォーマンスが向上します。異種統合プロセスに基づくチップレット パッケージングは、デバイスを小型化しながら、統合規模の拡大、パフォーマンスの向上、消費電力の削減を実現します。チップレット技術は、単一チップの面積を無制限に増やすことができないため、さらなるシステム統合が制限されるという問題を解決します。 1 つのチップを複数のチップに分割し、個別に製造し、1 つのユニットにパッケージ化します。チップ間の相互接続には、TSMC の CoWoS に代表されるように、堅牢なデータパス、つまり超高周波、超-高帯域幅、超低遅延が必要です。チップレットなどの高度なパッケージング技術により、この問題は解決されました。図 3 は、チップレットで構成される典型的な大型チップ構造を示しています。各ディスクリートモジュールは、モジュール間を高度に分離し、相互影響を最小限に抑えながら、その設計機能を実現できます。チップレット統合は、SoC (System-on-a-Chip) よりも統合密度が高く、モノリシックなヘテロジニアス統合よりもプロセスの複雑さが低いだけでなく、優れたシステムの拡張性、プロセスの柔軟性、統合効率も提供します。
要約すると、マイクロシステム集積デバイスの開発においては、高性能、小型化、低コストへの全体的な傾向が、さまざまな集積技術の並行開発を推進してきました。デバイス統合には最適化の余地が大きくあります。マイクロシステムデバイスの性能向上、デバイスサイズの縮小、コスト削減という目標を達成するには、テクノロジーの組み合わせが必要です。さまざまな包装方法の利点を利用して、包装プロセスのパフォーマンスを最適化することは、実現可能かつ効果的なアプローチです。
3. 信頼性の研究
無線通信マイクロシステムのサービス環境は非常に過酷です。信号の送信、受信、処理を実現する回路は電流密度や周波数が高く、デバイスのライン損失による温度上昇も大きくなります。したがって、高度に集積化されたデバイスは、耐用期間中、高温、高周波、広い温度範囲の環境にさらされるため、内部のはんだ接合部や回路の信頼性を調査する必要があります。-
電子製品の継続的な小型化と軽量化に伴い、集積回路チップにおける金属はんだ接合相互接続技術が広く使用されてきました。金属はんだ接合は、高性能、高速の電気信号伝送を実現するために必要な方法です。-一般的なはんだ接合構造は、図に示すように、はんだ接合と銅柱はんだ接合に分けられます。図 4 に示すように。
1969 年に IBM は、相互接続用の銅ボールはんだ接合を初めて導入し、使用中にはんだボールが故障するのを防ぐために各端子パッドに銅ボールはんだ接合を埋め込みました。 1970 年に、IBM はよく知られた Controlled Collapse Reflow Chip Joining (C4) テクノロジーをさらに開発しました。- C4 はファインピッチ ボール グリッド アレイ (BGA) の一種であり、はんだ接合の一種でもあります。銅はその優れた電熱特性により、SnPb や鉛フリーはんだに代わるフリップ チップ相互接続構造にとって理想的な材料です。-銅ピラーはんだ接合部は円筒状に存在するため、はんだボールに比べてチップ上の単一のはんだ接合部の接続面積を減らすことができ、より高密度な相互接続構造を実現できます。継続的な開発により、これは最終的に、今日一般的に見られる銅柱のはんだ接合につながりました。
2001 年に、IBM は 2 層構造のフリップチップはんだ接合構造を提案しました。{1}{2}下層の金属層の溶融温度は上層の溶融温度より少なくとも 20 度高い。したがって、はんだ付けプロセス中に下部のはんだ層が溶けることはありません。 2007 年にインテルは、全体的なはんだ接合の信頼性を向上させるために銅ピラーの外面の周りに拡散バリア層と外部濡れ層を巻き付け、接続には濡れ層の上に錫ベースのはんだを使用することを提案しました。{7}はんだ接合部は電子機器において重要な役割を果たし、機械的サポートと電気的接続を提供します。したがって、その信頼性が電子製品における重要な懸念事項であることは間違いありません。より小型のサイズとより高い I/O 密度の需要に伴い、電子製品のはんだ接合部の間隔とサイズは常に縮小しており、同時にはんだ接合部やパッケージに高い応力が導入されています [2-]。リーら。は、銅ピラーはんだ接合を備えたフリップチップ (FC) の熱機械的信頼性を研究しました。 Sn-Ag はんだ接合部の亀裂は延性破壊によって引き起こされ、最初は疲労によって引き起こされ、その後クリープによって引き起こされた微細孔を通って広がります。 IMC 界面での破壊は主に CuSns 相と CuSn 相界面に沿った脆性破壊として発生します。図 7 は、亀裂の発生から銅ピラーノードでの完全な破壊までのプロセスの走査型電子顕微鏡 (SEM) 断面図を示しています。クラックの位置は主に、IMC と銅ピラーの片側のはんだの間の界面、または界面付近のはんだ内部で発生します。
集積密度が増加すると、銅ピラーのはんだ接合部のサイズは減少しますが、内部電流密度とジュール熱は増加します。高密度の電子流によって駆動され、多数の金属原子がはんだ内で方向性を持った移動を起こし、一連の信頼性の問題を引き起こします (8-9)。秋葉ら。は、フリップ チップ パッケージングにおける相互接続銅ピラーのエレクトロマイグレーション (EM) メカニズムを研究し、ニッケル バリア層のない銅ピラーは、ニッケル バリア層のある銅ピラーと比較して、耐 EM 寿命が約 2 倍であることを発見しました。
銅ピラー バンプ相互接続技術は、3D システム-イン-パッケージ (SiP) の主要な技術です。この構造は、優れた電気的および機械的特性に加えて、高い集積密度や優れた安定性などの利点を備えています。高精度の相互接続を実現でき、-高密度 3D パッケージングの相互接続に大きな応用が期待できます。-この構造で使用されるはんだは相互接続温度が低いため、低温接合が可能になり、チップ回路損傷のリスクが軽減されるため、ウェハレベルの相互接続に広く使用されています。-。
4. 包装の熱管理
前のテキストではすでにマイクロシステム デバイスについて説明しました...デバイスは使用中に高温環境にさらされ、かなりの内部熱を発生します。-効率的な放熱システムにより、デバイス全体の温度が低下し、はんだ接合やその他の構造の信頼性が確保され、温度による性能低下の影響が最小限に抑えられます。{3}}デバイスの熱放散は、アクティブ冷却とパッシブ冷却に分けられます。アクティブ冷却とは、空気流や水流などの外部流れ場をデバイスに適用して対流熱伝達を行い、急速な熱伝導を実現することを指します。熱伝達には、伝達、対流、放射の 3 つのタイプがあります。パッケージの内部構造が限られているため、対流および放射熱伝達を調整する柔軟性が制限されます。したがって、熱放散の最適化では、熱伝導率の向上と熱伝達経路の削減に重点を置く必要があります。たとえば、ヒートシンク (図 8 を参照) は、対流界面の面積を増やし、流れ場と接触して全体的な熱伝達効率を向上させるために一般的に使用されます。ただし、体積が大きいため、この構造は外装ケース内での放熱のみに適しており、チップに直接接触して熱を伝導することはできません。対流熱伝達の公式によれば、熱伝達面積を増やすことで全体の熱伝達を向上させることができます。
チップモジュールはケーシング内に封入されているため、ケーシング内の流れ場の調整は複雑かつ困難であり、また、デバイス全体の体積が増加し、電力密度が低下します。したがって、受動的な放熱、つまり効率的な熱伝導を利用してデバイス内部の熱を放散し、筐体の外側に伝熱流場式を適用することで効率的な放熱を実現します。熱の伝達方法や界面面積を変えることができない条件下で、デバイス内部の熱伝達効率を高める手段は、できるだけ熱伝導率の高い材料を使用すること、熱源との接触を確保すること、熱を伝える熱伝導経路を最小限にすること…この外部への熱伝達がデバイスの小型化の要求に適合します。チップの相互接続にナノ-銀はんだを使用すると、デバイスのサイズが減少し、チップと外部熱交換器間の熱伝達距離が減少します。同時に、銀の高い熱伝導率により、迅速な熱伝達が可能になります。
パワー半導体デバイスの場合、パッケージ内の相互接続材料がジャンクション温度を制限するボトルネックになります。従来の電子パッケージでは、一般に融点が 300 度未満のスズ{1}ベースの低温はんだ-が使用されています。このプロセスを使用してパッケージ化された半導体モジュールは、通常、接合部温度が 150 度未満である必要があります。過度に高温になると、はんだ接合の性能が急速に低下し、デバイスの信頼性に影響を与えます。ただし、パワーデバイスの動作特性により、通常は[特定の温度範囲]を超える高温で動作する必要があります。温度は 150 度に達し、場合によっては 200 度を超えることもあります。したがって、Au80Sn20などのパワーデバイスの使用条件に適合するには、高温はんだが必要です。- Au80Sn20 には高い熱伝導率、高いクリープ速度、耐化学腐食性などの利点がありますが、金と錫は接続中や使用中に大量の脆い金属間化合物を生成し、冶金的接合部で脆性破壊を引き起こします。さらに、溶接装置用の従来のはんだは熱伝導率が低いです。この低い熱伝導率により、デバイスから放熱モジュールへの熱の伝達が困難になり、接続層全体に高い温度差が生じ、放熱モジュールの効果が妨げられます。
ナノ粒子ペーストとは、金属材料をナノスケールの粉末に調製した材料を指します。ナノマテリアルの高い表面エネルギーを利用して、低温で相互接続を実現できます。接続材料自体は 300 度以下で焼結して多孔質のバルク材料にすることができ、電気接続と熱伝達を処理できます。焼結されたナノ粒子ペースト層の融点は、バルク金属の融点に近く（例えば、銀の融点は９６１度）、パワーデバイスの使用要件を完全に満たすことができる。さらに、最も一般的なナノ-銀ペースト焼結層の熱伝導率は 150 W/(mK) 以上に達することがあり、これは従来の錫-はんだの 3 倍以上です。
1989 年に、Schwarzhauer と Kuhnert は、低温焼結銀ペーストを使用してチップ-基板の相互接続を初めて達成しました。-これは、パワーデバイスの電子パッケージングにおける粉末焼結技術の最初の応用であり、ナノ-ペーストのプロトタイプでした。この方法ではミクロン-サイズの銀フレークが使用されていましたが、焼結活性が低く、はんだ接合部を緻密化するために非常に高い焼結圧力と焼結温度が必要であったため、その使用は大幅に制限されていました。
2005 年に、井手...[著者名] は、銀ナノ粒子を相互接続材料として使用することを初めて提案しました。2 銀金属の融点は 961 度にも達しており、高出力デバイスの過酷な高温使用条件や、いくつかの極端な条件 (地下探査、自動車エンジンの内部部品など) での使用要件を満たすことができます。-ナノスケールでは、銀粒子は 200 度もの低温で焼結できます。銀素材は化学的に安定しています。ナノ粒子は比表面エネルギーが高いため、通常の金属ナノ粒子は空気中で酸化しやすく長期保存が困難ですが、銀ナノ粒子は空気中で長期間安定に存在するため、保存や輸送が容易です。銀ナノ粒子ペーストには、高温電気動作中のエレクトロマイグレーションや、湿気の多い環境で使用した場合の電気化学的マイグレーション反応の傾向など、いくつかの欠点もあります。-
マイクロシステム アーキテクチャの観点から、放熱システムはオンチップ冷却サイクルとシステム冷却サイクルという 2 つの主要モジュールに分割する必要があります。-31高出力モジュールの放熱要件を満たすには、デバイスを材料と構造の両方の観点から設計する必要があります。{0}材料の熱伝導率は十分に高く、界面はしっかりと結合している必要があります。全体的な構造設計では、十分な対流熱伝達領域を確保し、電力熱源と熱伝達界面が可能な限り近くなるようにする必要があります。熱伝導性材料の選択は、マイクロシステム デバイスの信頼性の高い動作を確保する上で重要なステップです。一般に使用されている熱伝導性接着剤と比較して、ナノ-銀はんだペーストは 100 W/(mK) を超える高い熱伝導率を備えているだけでなく、優れた機械的サポートと電気伝導性も提供し、電気信号の相互接続を可能にします。実際の測定によると、ナノ-銀はんだペーストは、平均せん断強度が27 MPaを超え、-40〜150度の範囲の熱サイクル負荷下でも信頼性の高いサービスを保証できます。2劉嘉信ら。2は、ナノ-銀を使用した無加圧焼結法を使用して高-発光ダイオード（{2}}）チップをパッケージ化し、ジャンクション温度を 21.2% 下げることに成功しました。これは、パッケージング用の熱伝達媒体層としてのナノ-銀はんだペーストが高い熱伝導率を有し、マイクロシステム デバイスの放熱に理想的な材料であることを示しています。
ナノ-銀はんだペーストを使用して IGBT (絶縁ゲート バイポーラ トランジスタ) デバイスを Mo 基板に接続するプロセスにより、チップとモリブデン基板間の強固な接合が保証されます。これにより界面熱抵抗と接触抵抗を効果的に低減し、熱源と熱伝導経路の両面から効率的な放熱を実現します。胡永芳ら。 [28] は、MCM (マルチ- チップ モジュール) の 3D パッケージング構造に関する熱シミュレーション研究を実施し、従来のワイヤ ボンディングの代わりにナノ-銀はんだペーストを使用することで、コンポーネントの全体的な温度上昇を 35 度から 1 桁に抑えることに成功しました。
ナノ-銀はんだの導入により、界面接触面積が増加し、熱伝導率が向上します。さらに、装置体積の縮小により、熱伝達経路がさらに短縮されます。したがって、ナノ-銀はんだを使用してRFマイクロシステムデバイスの熱放散を最適化することは、信頼性が高く効果的です。
5. 結論
マイクロシステム内でコンポーネントを統合するには、システム全体のサイズ、プロセスの信頼性、熱性能、電力伝送性能、集積密度、コスト、および柔軟性に対して高い要求が課されます。したがって、信頼性の高いマイクロシステム統合を実現するには、高度なパッケージング技術が不可欠です。無線通信マイクロシステムの開発には、複数の統合テクノロジーの並行開発が伴います。高性能、小型化、低コストという全体的な傾向の下で、さまざまなパッケージング方法を組み合わせることで、将来の無線通信マイクロシステムの開発、デバイスのサイズの縮小、コストの削減に大きな可能性がもたらされます。将来の開発では、無線通信マイクロシステムの多機能、高性能、信頼性の高い開発モデルを実現するために、より多様で便利なパッケージング方法に焦点を当てる必要があります。-したがって、電力密度の増加に伴い、マイクロはんだ接合構造のサービス信頼性と熱設計は、マイクロシステムの通常の動作において重要な役割を果たします。相互接続のはんだ接合の信頼性を研究し、適切な放熱材料を見つけることは、マイクロシステムの開発にとって非常に重要です。
