ブリスター包装機のタイムリレーの実応用

遅延回路のコア IC は、14- ビットのバイナリ シリアル カウンター/分周器で構成されています。 このICは、発振器と14-段階の分周器で構成されています。 発振部は、抵抗 Rt とコンデンサ Cr で構成し、固定発振子を生成することができます。 発振周波数、主振動によって生成された矩形波は、14-ステージ分周器に入り、10個の出力端子を介して異なる分周係数を取得できます（最小分周は16分周Q4を取得でき、最大周波数は16384 分周 Q14 を取得します)。 所望のタイミング制御が得られる。 分周遅延到達後、出力端子のハイレベルにより駆動回路のトランジスタが導通し、リレー動作を実行し、対応する遅延接点が必要な周辺回路のタイミング制御を行い、ICの発振も出力高電圧に追従します。 V6 を平らにして振動を止めます。 発光管V1も同時にリレーと連動し、到着遅れ表示となります。 統合公開クリア端子 Cr (12 ピン) は、電源投入時に C4 と R3 で構成される差動回路に瞬間的なスパイクを発生させ、カウンタの出力をリセットおよびクリアし、同時に発振を停止します。 電源投入の瞬間が終わった後、発振器は発振を開始し、回路は分周遅延動作状態に入ります。